

PROVA SCRITTA DEL MODULO E DEL CORSO DI
CALCOLATORI ELETTRONICI
CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA
CORSO DI LAUREA IN INGEGNERIA BIOMEDICA

9 giugno 2016

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

ESERCIZIO 1 (6 punti)

Data la seguente funzione di transizione dello stato, spiegare in modo chiaro e ben motivato quale latch è caratterizzato da tale funzione e disegnare il relativo circuito:

$$A' = X\bar{A} + \bar{X}A$$

ESERCIZIO 2 (10 punti)

1. (3 punti) Sia dato un disco con le seguenti caratteristiche: velocità di rotazione pari a 6000 giri al minuto, tempo necessario alla testina per spostarsi da una traccia alla successiva uguale a 1 ms, settori da 1 KB, 100 settori per traccia. Si consideri un file da 10 KB, i cui blocchi sono memorizzati su settori qualunque della stessa traccia. Sapendo che la testina si trova inizialmente in corrispondenza del primo settore utile, si calcoli il tempo necessario a leggere il file.
2. (5 punti) Si consideri una memoria cache di 256 KB ed una memoria primaria di 1 MB. Se i blocchi sono composti da 16 B (il singolo byte è indirizzabile), indicare: quante parole sono contenute in memoria principale e quante in cache (1 punto), quanti blocchi in primaria e quante linee in cache (1 punto). Considerando il metodo di indirizzamento diretto, indicare tutti i valori di block frame che presentano cache index pari a 7 (3 punti). Spiegare bene ogni passo del ragionamento.
3. (2 punti) Utilizzando il tempo di lettura calcolato al punto 1, si calcoli l'hit ratio di cache (H_c), relativo ad una gerarchia a 3 livelli (cache, memoria primaria, disco), affinché il tempo medio di accesso alla gerarchia sia pari a 5 ms. Siano dati i seguenti altri dati: $H_p = 0.9$; $T_p = 1$ ms; $T_c = 0.1$ ms, dove H_p è l'hit ratio della memoria primaria, T_p il tempo medio di accesso alla memoria primaria e T_c il tempo medio di accesso alla memoria cache.

ESERCIZIO 3 (11 punti)

Si scriva una funzione `indici` Assembler MIPS che, fornito l'indirizzo iniziale di un vettore nel registro \$4, il numero di parole del vettore in \$5, scriva in un altro vettore a partire dall'indirizzo 1024 **gli indici degli elementi** del primo vettore **pari ad un valore inserito in \$6**, e scriva il numero di indici inseriti in \$7. Esempio: se il vettore è costituito dagli elementi: [20, 12, 5, 12, -5], e il valore passato in \$6 è 12, la funzione dovrà inserire nelle parole a partire dall'indirizzo 1024 gli indici 1, 3. Il registro \$7 conterrà alla fine il valore 2.

ESERCIZIO 4 (6 punti)

(4 punti) Scrivere e spiegare il protocollo di arbitraggio centralizzato a festone con due periferiche e tre linee ACK, REQ, GRANT, dal momento di richiesta del bus della prima periferica, e supponendo che durante la trasmissione dati della prima periferica, il bus venga richiesto dalla seconda.

(2 punti) E' possibile servire più di due periferiche con queste tre linee ? Motivare la risposta.

ESERCIZIO 1 (6 punti)


Soluzione

Si tratta di un latch T, con $T=X$ e $Q=A$. Esso commuta il valore dello stato memorizzato in presenza di una variazione del livello del segnale in ingresso (basso-alto). Il latch in oggetto è sincronizzato con un segnale di clock, per cui esso leggerà le variazioni di livello di segnale solo quando il segnale di clock avrà valore alto, riportando la relativa commutazione in uscita come segnale di stato Q , retroazionato per concorrere alla eventuale commutazione. La tabella di eccitazione è:

T	Q	Q'
0	0	0
0	1	1
1	0	1
1	1	0

Q \ T	0	1
0		1
1	1	

Il relativo circuito è il seguente:



ESERCIZIO 2 (10 punti)

Soluzione

1. $T_{ROT} = 60 / 6000 = 10 \text{ ms}$
 $TLAT \text{ (medio)} = T_{ROT} / 2 = 5 \text{ ms}$ (tempo di latenza)
 $T_{lett} = T_{ROT} / 100 = 100 \mu\text{s}$ (tempo di lettura di un settore)

Numero di settori richiesti per leggere 10 KB: $10\text{KB}/1\text{KB} = 10$

Eccetto che per il primo settore del file, per gli altri è necessario calcolare il tempo di latenza che va considerato nel suo valore medio indicato sopra.

In altre parole:

$$T = 9 \cdot (TLAT + T_{lett}) + T_{lett} = 10 \cdot T_{lett} + 9 \cdot TLAT = 1 + 45 \text{ msec} = 46 \text{ msec}$$

2. E' evidente che il numero di parole in memoria primaria è pari a 2^{20} mentre quelle in cache è pari a 2^{18} . Dal momento che ciascun blocco è fatto di $16=2^4$ parole, abbiamo 2^{16} blocchi in primaria e 2^{14} linee in cache.

Per calcolare tutti block frame con cache index pari a 7, è sufficiente considerare la suddivisione in campi dell'indirizzo di memoria primaria:

$$\langle \text{TAG } 2 \text{ bit} \rangle \langle \text{Cache Index } 14 \text{ bit} \rangle \langle \text{Offset/Word } 4 \text{ bit} \rangle$$

Si tratta quindi di quattro blocchi, i cui block frame si calcolano con l'espressione $i \cdot 2^{14} + 7$, con $i=0,1,2,3$.

1. Per calcolare H_c basta esplicitarlo dalla formula del tempo medio di accesso della gerarchia a tre livelli:

$$H_c = \frac{(T_c + T_p) + (1 - H_p)T_D - T}{T_p} = \frac{(1 + 0.1) + (1 - 0.9) \cdot 46 - 5}{1} = \frac{1.1 + 4.6 - 5}{1} = 0.7$$

ESERCIZIO 3 (11 punti)


Soluzione

```
indici:    addi $29, $29, -16
           sw $8, 0($29)
           sw $9, 4($29)
           sw $10, 8($29)
           sw $11, 12($29)
           move $8, $0
           move $7, $0
for:       beq $8, $5, exit
           muli $10, $8, 4
           add $10, $10, $4
           lw $11, 0($10)
           bne $11, $6, agg_i
           muli $9, $7, 4
           sw $8, 1024($9)
           addi $7, $7, 1
agg_i:    addi $8, $8, 1
           j for
exit:     lw $8, 0($29)
           lw $9, 4($29)
           lw $10, 8($29)
           lw $11, 12($29)
           addi $29, $29, 16
           jr $31
```

ESERCIZIO 4 (6 punti)

Soluzione.

Il riferimento è al cap. 7, ed in particolare alla seguente figura dove il protocollo richiesto è perfettamente illustrato:



In quanto protocollo con arbitraggio centralizzato, tre linee sono sufficienti per servire un numero qualunque di periferiche, quindi anche superiore a due.