

**SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI  
CALCOLATORI ELETTRONICI  
NUOVO ORDINAMENTO DIDATTICO**  
27 Gennaio 2006

**MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI**

**ESERCIZIO 1 (9 punti)**

- 1) (5 punti) Progettare una rete logica fatta di porte logiche OR, AND e NOT che, dati due operandi a due bit, ne calcoli la somma ed il bit di riporto. Si usino le mappe di Karnaugh per semplificare le espressioni booleane dei bit di somma e di riporto.
- 2) (2 punti) Si tratta di una rete logica combinatoria o sequenziale?
- 3) (2 punti) Si indichi una rete logica alternativa per realizzare la stessa funzione.

**Soluzione.**

1) Indicando con A1 e A0 i bit più e meno significativo del primo operando, con B1 e B0 i corrispondenti del secondo, con S0 e S1 i bit meno e più significativo della somma, e con C il bit di riporto

A1	A0	B1	B0	C	S1	S0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

B1B0

A1A0	00	01	11	10
00				
01			1	
11		1	1	1
10			1	1

AB

CX	00	01	11	10
00			1	1
01		1		1
11	1		1	
10	1	1		

B1B0

A1A0	00	01	11	10
00		1	1	
01	1			1
11	1			1
10		1	1	

$$C = A1B1 + A0B1B0 + A1A0B0$$

$$S1 = A1B1B0 + A1A0B1 + A1A0B1 + A1B1B0 + A1A0B1B0 + A1A0B1B0$$

$$S0 = A0C0 + A0C0$$

2) Si tratta di una rete logica combinatoria perché le uscite dipendono unicamente dagli ingressi ad un dato istante.

3) Una rete alternativa è ovviamente data da un parallel adder.

## ESERCIZIO 2 (8 punti)

Sia data una gerarchia di memoria costituita da una memoria primaria di 256Mbyte e una memoria cache di 128Kbyte. La memoria è suddivisa in blocchi di 32 parole.

- 1) (2 punti) Effettuare la suddivisione dei campi di un indirizzo di parola a seconda che venga seguito il metodo diretto o il metodo associativo su insiemi a otto vie.
- 2) (6 punti) Si supponga che un programma richiami la sequenza di parole dall'indirizzo 0 all'indirizzo 159, e dall'indirizzo 131072 all'indirizzo 131231 (in decimale) per due volte in questo ordine. Calcolare l'hit ratio di cache in funzione dei metodi di indirizzamento della cache del punto precedente. La cache è inizialmente vuota.

### Soluzione.

1)

METODO DIRETTO: < TAG 11 bit > < Index 12 bit > < Offset 5 bit >

METODO ASSOCIATIVO SU INSIEMI A OTTO VIE:

< TAG 14 bit > < Index 9 bit > < Offset 5 bit >

2) Le prime 160 parole sono contenute nei primi 5 blocchi della primaria. Per sapere a quali index appartengono le altre chiamate è sufficiente calcolare l'index del primo byte e dell'ultimo byte, essendo le parole chiamate sequenzialmente.

Dalle operazioni  $\text{Int}(131072/32) = 4096$  e  $\text{Mod}(131072/32) = 0$  veniamo a sapere che 131072 è la prima parola del blocco 4096 di primaria, che dev'essere allocato nel blocco di cache dato da  $\text{Mod}(4096/4096) = 0$  secondo il metodo diretto, ovvero in uno dei blocchi liberi dell'insieme dato da  $\text{Mod}(4096/512)=0$  secondo il metodo associativo su insiemi.

Dalle operazioni  $\text{Int}(131231/32) = 4100$  e  $\text{Mod}(131231/32) = 31$ , veniamo a sapere che 131231 è l'ultima parola del blocco 4100 di primaria, che dev'essere allocato nel blocco di cache dato da  $\text{Mod}(4100/4096) = 4$  secondo il metodo diretto, ovvero in uno dei blocchi liberi dell'insieme dato da  $\text{Mod}(4100/512) = 4$  secondo il metodo associativo su insiemi.

Si tratta allora di altre 160 chiamate di parole su indirizzi contigui che

- sovrascrivono le precedenti secondo il metodo diretto;
- vengono allocate in un secondo blocco libero secondo il metodo associativo su insiemi.

Il calcolo dell'hit ratio è presto fatto.

Numero totale di chiamate:  $160 * 2 * 2 = 640$ .

Metodo diretto:

Numero di miss =  $5 * 2 * 2 = 20$ .

Miss ratio =  $(5 * 2 * 2) / (160 * 2 * 2) = 0.03125$ .

Hit ratio =  $1 - \text{Miss Ratio} = 0.96875$ .

Metodo associativo su insiemi:

Numero di miss =  $5 * 2 = 10$ .

Miss ratio =  $(5 * 2) / (160 * 2 * 2) = 0.015625$ .

Hit ratio =  $1 - \text{Miss Ratio} = 0.984375$ .

### ESERCIZIO 3 (8 punti)

Implementare in Assembler MIPS una funzione che, dato in ingresso un intero  $n$ , calcoli il fattoriale di  $n$  (indicato con  $n!$ ). Sia  $n \rightarrow \$4$ ,  $n! \rightarrow \$5$ .

Si ricordi che:  $n! = \prod_{i=1}^n i$ , e che  $0! = 1$ .

Vincolo: si usi il numero minimo di registri possibile per implementare la funzione.

#### Soluzione.


```
fattoriale:    addi $5, $0, 1
loop:         beq $0, $4, exit
              mul $5, $5, $4
              subi $4, $4, 1
              j  loop
exit:         jr $31
```

### ESERCIZIO 4 (8 punti)

Un certo numero di periferiche sono collegate al calcolatore per mezzo di un bus sincrono. L'arbitraggio viene effettuato secondo lo schema "daisy chain".

1. Mostrare lo schema di collegamento delle periferiche al bus indicando le diverse linee che devono essere presenti nel bus per gestire l'arbitraggio e il trasferimento dati (4 punti)
2. Descrivere il protocollo usato dal controller del bus per individuare la periferica che ha richiesto l'uso del bus (2 punti)
3. Descrivere il protocollo per effettuare la lettura di un dato dalla memoria su un bus sincrono quando tale lettura è iniziata dalla periferica. (2 punti)

#### Soluzione



- 1) Le linee necessarie per il bus sono indicate in figura. Le linee di bus request, grant e busy, sono utilizzate per effettuare l'arbitraggio, mentre le linee control, address e data vengono usate per trasferire i dati. N.B. le linee di control, address e data sono in realtà "gruppi" di linee. La motivazione è contenuta nella risposta 3.
- 2) Arbitraggio in daisy chain: La periferica invia il segnale di richiesta del bus sulla linea bus request, se la linea bus busy indica che il bus è libero. Il controllore del bus invia in risposta il segnale di bus grant sull'apposita linea. Questo segnale viene propagato serialmente fra tutte le periferiche, fino a raggiungere la periferica che ha fatto richiesta, che blocca la propagazione del segnale di bus grant e attiva il segnale di bus busy. (in caso di richieste contemporanee la propagazione del bus grant viene bloccata dalla prima periferica che ha fatto richiesta). A questo punto la periferica può trasferire i dati.
- 3) Sulle linee di controllo viene inviato il segnale sul tipo di trasferimento, in questo caso lettura (ci sono più linee, ciascuna per un tipo di trasferimento come lettura, scrittura, trasferimento di blocchi, ecc.), e contemporaneamente l'indirizzo di memoria che deve essere letto sulla linea indirizzi (address). Trascorso il tempo di ciclo della memoria, il dato viene inviato sulla linea data che può consentire il trasferimento contemporaneo di un certo numero di byte.