`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 26.09.2019 10:36:04
// Design Name: 
// Module Name: decoder_port
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module decoder_port #(
    parameter [31:0] BASE_ADDR = 32'h48000000
)(
    input [31:0] address,
    output en_IDR,
    output en_ODR,
    output en_MODER
);
    
    parameter MODER_OFFSET = 32'h00000000;
    parameter IDR_OFFSET = 32'h00000010;
    parameter ODR_OFFSET = 32'h00000014;

    assign en_MODER = (address == BASE_ADDR + MODER_OFFSET);
    assign en_IDR = (address == BASE_ADDR + IDR_OFFSET);
    assign en_ODR = (address == BASE_ADDR + ODR_OFFSET);

endmodule
